作者：華碧實(shí)驗(yàn)室劉工

鏈接：https://www.zhihu.com/question/52782981/answer/3166316698

來源：知乎

著作權(quán)歸作者所有。商業(yè)轉(zhuǎn)載請聯(lián)系作者獲得授權(quán)，非商業(yè)轉(zhuǎn)載請注明出處。

第三代半導(dǎo)體 SiC 因禁帶寬、熱導(dǎo)率高等優(yōu)異性能得到廣泛關(guān)注，SiC 功率器件也成為學(xué)術(shù)界和工業(yè) 界 的 研 究 熱 點(diǎn) 。從 SiC 材 料 性 質(zhì) 出 發(fā) ，歸 納 分 析 了 SiC 薄 膜 與 SiC 功 率 器 件 制 備 工 藝 ，回 顧 了 SiC  MOSFET 和 IGBT 器件的發(fā)展，討論了 SiC MOSFET 和 IGBT 器件的結(jié)構(gòu)設(shè)計(jì)優(yōu)化和性能評估，最后指 出 SiC 器件面臨的挑戰(zhàn)及發(fā)展趨勢。自 從 半 導(dǎo) 體 工 業(yè) 出 現(xiàn) 以 來，半 導(dǎo) 體 的 規(guī) 模、速 度、效率以指數(shù)級的形式增長，主要集中于硅基器件 的發(fā)展。以硅基為基礎(chǔ)的功率器件，在電力輸運(yùn)及 工程科技方面起著至關(guān)重要的作用。隨著技術(shù)的發(fā) 展、能源問題日益嚴(yán)重，提高能源利用效率是當(dāng)前的 緊迫需求。電子電力技術(shù)是當(dāng)今工業(yè)的基石，功率 器件作為電力產(chǎn)業(yè)核心組成部分提升效率的需求更 為迫切，其中硅基材料的電子器件性能已接近極限。開發(fā)更高效率的器件材料成為急需解決的問題，同 時在極端條件下（如高頻、高壓和高功率密度等），僅 能承受 600 V 以下電壓的硅基器件顯得力不從心。因 此，2000 年 以 來，碳 化 硅（SiC）、氮 化 鎵（GaN）和 氧化鎵（Ga2O3）等寬帶隙半導(dǎo)體材料越來越受到研 究者們的青睞，尤其是碳化硅所具有的高臨界電場 強(qiáng)度、高熱導(dǎo)率、極好的熱穩(wěn)定性等物理性質(zhì)，使其 成為極端條件功率器件的優(yōu)秀候選者，而且使用碳 化硅為材料的功率器件也能實(shí)現(xiàn)功率及功率密度的 飛躍。 1 SiC 材料性質(zhì)與摻雜調(diào)控 1. 1 SiC 材料的性質(zhì) 第 三 代 半 導(dǎo) 體 材 料 碳 化 硅（SiC）具 有 低 密 度 （3. 1 g ·cm?3 ）、高 硬 度（2 800 kg ·mm?2 ）、高 熱 導(dǎo) 率 （120 W·m?1 ·K?1 ）、低熱膨脹系數(shù)（4. 0×10?6  ℃?1 ）、 寬禁帶（2. 4—3. 4 eV）、抗氧化、耐腐蝕、抗輻照和物 理化學(xué)穩(wěn)定性好等諸多優(yōu)異特性 。圖 1 為 SiC 與 Si材料性能對比 。從圖 1可見，SiC 有著 3倍于 Si的 禁帶寬度，10 倍于 Si的臨界擊穿電場及 3 倍熱導(dǎo)率， 其可以提高器件長時間運(yùn)行能力，能夠?qū)崿F(xiàn)更高電壓 （10—100 倍）、更大功率、更高頻（10—100 倍）、更高 效率（節(jié)損耗降低 50％以上）的器件性能。因此，碳化硅基為代表的寬禁帶器件具有巨大的應(yīng)用潛力。

SiC 是 一 種 典 型 的 二 元 化 合 物 半 導(dǎo) 體 材 料，其 晶體結(jié)構(gòu)的基本單元為一個四重對稱性的四面體， 即 SiC4或 CSi4，相鄰的兩個 Si 原子或兩個 C 原子之 間的距離是 3. 08 ?，而相鄰的 C 原子和 Si 原子之間 的 僅 約 1. 89 ?。目 前，已 知 SiC 具 有 250 種 晶 體 構(gòu) 型，其中 3C、4H 和 6H 是 3 種常見的 SiC 晶型，結(jié)構(gòu) 如 圖 2 所 示。1994 年 發(fā) 現(xiàn) 的 4H-SiC 多 型 具 有 遠(yuǎn) 優(yōu) 于 3C-SiC 和 6H-SiC 的 高 電 子 遷 移 率 和 極 寬 帶 隙， 其被廣泛應(yīng)用于電力電子、能源電池等領(lǐng)域中。表 1 為主要半導(dǎo)體材料物性數(shù)據(jù)。

1. 2 SiC 材料的摻雜調(diào)控 通 過 摻 雜 改 變 SiC 材 料 的 能 級 結(jié) 構(gòu)，并 進(jìn) 一 步 調(diào) 控 其 性 能，主 要 使 用 離 子 注 入 手 段 進(jìn) 行 Al、B、N 等 原 子 的 摻 雜。其 中：Al 等 受 主 原 子 更 容 易 取 代 SiC 晶格中的 Si 的位置而形成深受主能級，從而得 到 P 型 半 導(dǎo) 體；而 N 和 P 等 施 主 原 子 更 容 易 占 據(jù) C 的晶格位置而形成淺施主能級，從而得到 N 型半 導(dǎo) 體。值 得 注 意 的 是，SiC 具 有 其 他 寬 帶 隙 半 導(dǎo) 體 沒有的寬摻雜范圍（1×1014—1×1019 cm?3 ） ，其能 在該范圍內(nèi)輕松實(shí)現(xiàn) N 型和 P 型摻雜，如使用 Al 摻 雜后 4H-SiC 單晶的電阻率低至 5 Ω·cm。根據(jù)摻雜 濃度和元素種類不同，SiC 電阻率可以在 1×10?4 — 1×1011 Ω·cm 之間變化 。2 SiC 薄膜制備及功率器件制備的工藝  SiC 薄膜具有優(yōu)異的機(jī)械、熱學(xué)和電學(xué)性能，適 用 于 高 功 率 電 子 器 件、光 電 轉(zhuǎn) 換 器 件、透 明 導(dǎo) 電 薄 膜、生物醫(yī)學(xué)器械、傳感器等領(lǐng)域中。SiC 薄膜的生 長，對微電子、光電子、傳感器等領(lǐng)域的發(fā)展具有重 要的意義。因此，需不斷改進(jìn) SiC 薄膜的生長技術(shù)， 得 到 更 高 質(zhì) 量 的 SiC 薄 膜。目 前，制 備 SiC 薄 膜 的 方法有多種，如液相外延、物理氣相沉積、離子束沉 積、分子束外延和化學(xué)氣相沉積，其中化學(xué)氣相沉積SiC 外延生長中最常用的方法。SiC 生長機(jī)理，是 以高純氫氣或者氬氣作為載體氣體，將 Si 源氣體和 C 源氣體帶入淀積室中進(jìn)行化學(xué)反應(yīng)，將生成的 SiC 分子沉積在襯底上并生長出晶體取向與襯底相同的 SiC 單晶外延層。 2. 1 SiC 薄膜制備工藝 目前，SiC 薄膜制備主要通過熱壁 CVD 進(jìn)行 ， 主 要 生 產(chǎn) 廠 商 包 括 Applied Materials、Quantum  Design、Oxford Instruments 及 國 內(nèi) 的 廈 門 十 一 維 、 合肥科晶等廠家，具體包括以下幾種方法。大氣壓 化 學(xué) 氣 相 沉 積 法（Atmospheric pressure chemical  vapor deposition，APCVD），其是一種化學(xué)氣相沉積 （Chemical vapor deposition，CVD）技術(shù)，通常在接近 大 氣 壓 的 條 件 下 進(jìn) 行，一 般 在 1—10 個 大 氣 壓 的 范 圍內(nèi)，先將蒸氣相前驅(qū)體引入反應(yīng)室，在加熱的基片 上 反 應(yīng) 而 形 成 薄 膜 。甲 基 三 氯 硅 烷（MTS， CH3SiCl3）是 SiC 薄膜合成中最常用的單源前驅(qū)體， 這不僅因?yàn)槠浞肿咏Y(jié)構(gòu)中硅（Si）和碳（C）的化學(xué)計(jì) 量比，而且還因?yàn)榭色@得良好質(zhì)量的薄膜；常用 的雙源前驅(qū)體，包括丙烷（C3H8）和二氯硅烷（DCS， SiH2Cl2）與三氯硅烷（HCl3Si）的混合物 ；高純度 的氫氣和氬氣混合物，被用作載氣氣體 。低壓化 學(xué)氣相沉積法（LPCVD），其是用于生長 SiC 薄膜最 常見的 CVD 系統(tǒng)，盡管 LPCVD 過程中 SiC 薄膜的 沉積速率比 APCVD 過程低得多，但由于真空系統(tǒng) 易 于 擴(kuò) 展 和 基 板 支 架 中 溫 度 分 布 更 均 勻 ，因 此 在 LPCVD 系統(tǒng)中可以覆蓋更大的表面區(qū)域，LPCVD 反應(yīng)器也允許使用更多種類的前驅(qū)體以減少沉積薄 膜 中 雜 質(zhì) 的 含 量，與 APCVD 的 區(qū) 別 在 于 LPCVD 反應(yīng)器必須承受高壓梯度并在反應(yīng)器排放點(diǎn)插入真 空系統(tǒng) 。金屬有機(jī)化學(xué)氣相沉積法（MOCVD）， 其 是 CVD 的 一 種 增 強(qiáng) 變 體，其 中 使 用 了 一 種 或 多 種 金 屬 有 機(jī) 化 合 物 作 為 前 體 材 料 ，自 Manasevit 于 1969 年 首 次 進(jìn) 行 的 工 作 以 來，這 種 基 于 CVD 的 技 術(shù) 一 直 在 穩(wěn) 步 發(fā) 展，是 常 用 于 合 成 SiC 薄膜的 CVD 方法之一，因?yàn)槠漭^高的沉積速率（約 為 40 nm · min?1 ），特 別 適 用 于 厚 SiC 薄 膜 的 生長。 半導(dǎo)體的缺陷在晶體生長、制造，甚至在設(shè)備操 作過程中均會出現(xiàn)，特別是在 SiC 特別適合的惡劣 環(huán)境下。碳化硅晶體的生長在提高材料質(zhì)量方面取 得了令人印象深刻的進(jìn)展，大型宏觀缺陷（如堆積缺 陷、微管等）幾乎已經(jīng)被消滅 ，但 SiC 存在固有缺 陷（如空位（VSi和 VC）和反位（CSi和 SiC）），以及這些 缺 陷 的 組 合（如 空 位（VSiVC）和 碳 反 位 - 空 位 對 （CSiVC））。目 前，可 制 備 的 SiC 外 延 晶 片 的 厚 度 均勻性保持在 1%—3% 左右，摻雜濃度在 3% 左右， 表面粗糙度可以控制在 0. 4 nm 以內(nèi)，表面缺陷密度 小于 1 cm?2 。 2. 2 SiC 功率器件制備工藝 隨 著 SiC 功 率 器 件 制 備 工 藝 的 不 斷 優(yōu) 化 和 發(fā) 展，器件的性能得到不斷提高，已經(jīng)在電動汽車、太 陽能逆變器、高速列車和電力變換器等領(lǐng)域中得到 廣泛的應(yīng)用。SiC 功率器件制備工藝的發(fā)展對于提 高功率器件的性能、降低能源損耗、提高系統(tǒng)效率和 減 少 對 環(huán) 境 的 污 染 具 有 重 要 意 義 。以 溝 槽 MOSFET 為例介紹 SiC 功率器件的制備流程。在槽溝 MOSFET 的制造過程中，p-注入步驟和 槽溝形成步驟可以交替進(jìn)行，即先進(jìn)行 p-注入再進(jìn) 行槽溝結(jié)構(gòu)制造 ，或先進(jìn)行槽溝制造再進(jìn)行 p-注 入。圖 3 為 先 槽 溝 制 造 流 程 示 意 圖。首 先 在 n+襯底上外延生長 n-漂移區(qū)，然后在使用 Al 注入 進(jìn) 行 槽 溝 結(jié) 構(gòu) 制 造 而 形 成 p-區(qū)，隨 后 進(jìn) 行 p+注 入 以形成屏蔽區(qū)，再進(jìn)行 n+注入以定義源和漏區(qū)域；在注入步驟后，將所得到的結(jié)構(gòu)暴露在高溫下進(jìn)行 熱氧化處理以形成柵氧層，再經(jīng)退火處理后沉積柵 極電極、源金屬和漏金屬，最后該結(jié)構(gòu)被涂覆一層聚 酰亞胺作為保護(hù)封裝層。為 減 少 SiC 基 片 和 外 延 層 中 存 在 的 缺 陷，提 高 器 件 的 性 能，采 用 各 種 離 子 注 入 和 熱 氧 化 處 理 方 法 。在 MOSFET 器件制備中，外延 SiC 薄膜通常 采用 CVD，其中反應(yīng)氣氛的組成和流量對外延生長 的效果有著重要的影響。此外，溫度也對生長速率 和 晶 體 質(zhì) 量 有 著 重 要 影 響，一 般 在 1 500—1 700 ℃ 之間進(jìn)行生長。壓力的控制可以影響反應(yīng)氣氛的流 動狀態(tài)和反應(yīng)速率，一般在 10—100 Torr 之間。外 延生長的時間是影響生長厚度和晶體質(zhì)量的另一個 關(guān)鍵參數(shù)，一般外延生長的時間越長生長的厚度越 大，但晶體質(zhì)量也可能會受到影響。離子注入設(shè)備 需要控制摻雜劑的劑量和注入深度，這些參數(shù)可以 通過調(diào)節(jié)注入能量、注入劑量和注入角度等參數(shù)進(jìn) 行控制。對于摻雜得到的 N 型半導(dǎo)體，其摻雜濃度 大 概 在 1×1014—1×1019 cm?3 ，Hall 遷 移 率 在 40— 100 cm2 ·V?1 ·s ?1 。對于 P 型半導(dǎo)體，由于其較高的 溶 解 度，摻 雜 濃 度 大 概 在 1×1019 cm?3 ，其 載 流 子 濃 度 為 1×1017 cm?3 左 右，其 Hall 遷 移 率 在 20— 80 cm2 ·V?1 ·s ?1 。高溫退火設(shè)備需要控制溫度、氣 壓和處理時間等參數(shù)，這些參數(shù)的選擇取決于摻雜 劑的類型和濃度等因素。金屬電極的制備，通常采 用金屬蒸鍍或物理氣相沉積等技術(shù) 。3 SiC MOSFET 器件的技術(shù)發(fā)展  MOSFET 在功率轉(zhuǎn)換應(yīng)用中具有以下優(yōu)點(diǎn)：門 控、非耗散控制、可實(shí)現(xiàn)高開關(guān)頻率，并可能與現(xiàn)有 的 IGBT 門控驅(qū)動器設(shè)計(jì)兼容；內(nèi)置二極管，不嚴(yán)格 要求使用外部組件來實(shí)現(xiàn)負(fù)載電流的自由流動；對 稱的雙向電流傳導(dǎo)能力，能夠?qū)崿F(xiàn)先進(jìn)的轉(zhuǎn)換器架 構(gòu)，且使用的設(shè)備數(shù)量更少；低截止漏極電流，具有 良好的溫度穩(wěn)定性；具有雪崩魯棒性，可以設(shè)計(jì)無緩 沖轉(zhuǎn)換器。 相比于傳統(tǒng)的硅基材料，SiC 具有其 3 倍的禁帶 寬度及更高的熔點(diǎn)，更高的熱導(dǎo)率使得 SiC 材料可 以 在 更 高 的 溫 度 下 工 作；SiC 的 臨 界 擊 穿 場 強(qiáng) 約 是 Si 的 7 倍，使得 SiC 可以在 MOSFET 器件中具有更 好的耐壓性；SiC 中有著更高的電子飽和遷移速率， 使 得 SiC 的 MOSFET 器 件 具 有 更 高 的 工 作 頻 率。SiC 的 功 率 器 件 研 究 很 早 就 開 始 了，但 是 由 于 襯 底 質(zhì)量的限制，直到 2001 年才開始逐漸商業(yè)化，目前 SiC 功 率 器 件 的 主 要 生 產(chǎn) 廠 商 有 Cree、Rohm、 Infineon、STMicroelectronics、GeneSiC 和 Microsemi 公司，國內(nèi)生產(chǎn)廠商主要有泰科天潤、三安光電、基 本 半 導(dǎo) 體 等 公 司，目 前 國 內(nèi) 廠 商 受 限 于 溝 槽 型 SiC  MOSFET 專利壁壘較高、生產(chǎn)制造水平仍有差距， 研究重點(diǎn)著眼于平面型 SiC MOSFET。3. 1 平面型 SiC MOSFET 的發(fā)展 由 于 槽 柵 型 MOSFET 制 備 工 藝 復(fù) 雜，涉 及 深 阱刻槽等工藝，溝道表面粗糙度很難控制，使得溝道 遷移率不高，其次槽柵拐角處會發(fā)生電荷集中，如果 屏 蔽 層 效 果 較 差 可 能 導(dǎo) 致 提 前 擊 穿。此 外，由 于 Rohm 和 Infineon 在槽柵型 MOSEFT 專利方面占據(jù) 絕對優(yōu)勢，導(dǎo)致大部分廠商無法繞開關(guān)鍵專利。因 此 ，相 比 槽 柵 型 SiC MOSFET，平 面 型 SiC  MOSFET 在 市 場 上 的 應(yīng) 用 更 為 廣 泛，相 關(guān) 研 究 也 更多。

2. 圖 4 為 MOSFET 結(jié) 構(gòu) 圖。Jayarama 團(tuán) 隊(duì)提 出并制備了世界上**個平面型 SiC MOSFET（見 圖 4（a）），但是由于界面處質(zhì)量較差，器件遷移率只 有 20 cm2 ·Vs?1 、阻 斷 電 壓 為 760 V、比 導(dǎo) 通 電 阻 為 125 mΩ·cm2 。Harada 等提 出 了 雙 外 延 埋 溝 型 SiC MOSFET（見 圖 4（b）），并 且 通 過 外 延 層 的 離 子 注 入 來 減 少 晶 格 損 傷 ，在 15 V 柵 壓 時 得 到 了 8. 5 mΩ·cm2 的 導(dǎo) 通 電 阻 、阻 斷 電 壓 為 600 V。Harada 等 對雙外延埋溝型 SiC MOSFET 器件進(jìn) 行 改 進(jìn)，提 出 制 備 注 入 外 延 型 MOSFET 時 不 需 要 進(jìn) 行 雜 質(zhì) 補(bǔ) 償 ，結(jié) 果 將 器 件 的 阻 斷 電 壓 提 高 到 1 100 V，并將導(dǎo)通電阻降低到 4. 3 mΩ·cm2 。SiC 工 藝 的 發(fā) 展 使 得 MOSFET 器 件 中 反 型 層 的 遷 移 率 越 來 越 高，也 逐 漸 降 低 成 本 使 其 便 于 商 業(yè) 化 。Rohm 和 Cree 公 司 成 功 實(shí) 現(xiàn) 了 SiC 基 MOSFET的首次商業(yè)化生產(chǎn)，自此也開始了工藝的不 斷優(yōu)化和產(chǎn)品的多次迭代，隨著 MOSFET 器件的不 斷 發(fā) 展，1 200 V 阻 斷 電 壓 和 導(dǎo) 通 電 阻 2. 7 mΩ·cm2 的 SiC 基 MOSFET 器 件 已 經(jīng) 商 用。圖 5 為 商 業(yè) 化MOSFET 結(jié) 構(gòu) 圖。Agarwal 等成 功 在 商 業(yè) 化 的 工 廠 中 制 備 了 將 柵 氧 化 層 降 低 至 27 nm 的 MOSFET 器件（見圖 5（a）），在柵壓為 15 V 時得到 的導(dǎo)通電阻為 6. 7 mΩ·cm2 ，并且得到與厚度 55 nm 的柵氧化層一樣的高耐壓能力，最高可承受 2. 3 kV 的 電 壓。電 子 科 技 大 學(xué) 的 劉 佳 月 等根 據(jù) 閾 值 電 壓、正向?qū)ㄌ匦浴⒎聪蜃钄嗵匦院蜄叛趸瘜拥碾妶?強(qiáng)度確定**注入條件，最終得到了比導(dǎo)通電阻為 8. 7 mΩ·cm2 、反 向 擊 穿 電 壓 為 1 990 V 的 器 件 結(jié) 構(gòu) （見 圖 5（b）），其 開 啟 時 間 為 200 ns、關(guān) 斷 時 間 為 100 ns、雪崩電壓為 2 350 V，并且完成了 1 700 V 的 SiC MOSFET 的流片和測試。

3. 3. 2 槽柵型 SiC MOSFET 的發(fā)展 相 比 平 面 型 MOSFET，槽 柵 型 結(jié) 構(gòu) 能 夠 消 除 JFET 區(qū)電阻，同時溝道由橫向變?yōu)榭v向，具有更低 的導(dǎo)通電阻。SiC 功率器件的研究從上世界 80 年代 就開始了 ，但是直到 1993 年世界上**個槽柵型 縱 向 MOSFET 才 由 Palmour 等提 出 并 制 備。圖 6 為 槽 柵 型 MOSFET 結(jié) 構(gòu) 圖。由 于 SiC 的 介 電 常 數(shù) 為 SiO2 的 3 倍，SiO2 中 也 會 有 3 倍 于 SiC 中 的 電 場 ，因 此 柵 氧 化 層 會 面 臨 先 擊 穿 的 危 險 ，降 低 了 MOSFET 的阻斷電壓。Cooper 等提出，通過柵 極底部加一層 p+屏蔽層來起到對柵氧化層的保護(hù) 作 用，這 可 以 大 大 地 提 高 MOSFET 器 件 的 阻 斷 電 壓，明 顯 改 善 柵 氧 化 層 相 比 MOSFET 器 件 提 前 擊 穿 的 問 題，將 器 件 的 耐 壓 提 升 到 了 5 kV、特 征 導(dǎo) 通 電阻為 105 mΩ·cm2 ，之后的工作也大都借鑒了這種 方法

4. 在 2011 年 半 導(dǎo) 體 器 件 IEDM 會 議 上 報 道 了 一 款雙溝道 MOSFET 結(jié)構(gòu)（見圖 7（a）），同時對柵區(qū)、 源 區(qū) 刻 蝕，并 且 在 源 區(qū) 槽 底 通 過 離 子 注 入 形 成 p+ 源區(qū) ，使 得 阻 斷 時 的 漂 移 區(qū) 電 場 大 部 分 轉(zhuǎn) 移 到 p+源 區(qū)，從 而 達(dá) 到 對 柵 氧 化 層 保 護(hù) 的 目 的，在 源 漏 電 流 為 100 μA 時 阻 斷 電 壓 達(dá) 到 了 1 260 V，測 試 源 漏 電 壓 為 600 V 的 柵 氧 化 層 的 電 場 可 以 低 至 1. 65 MV·cm?1。Uchida 等提出了 V 形槽柵結(jié) 構(gòu) 的 MOSFET（見 圖 7（b）），通 過 電 化 學(xué) 刻 蝕 形 成 V 形槽，并在漂移區(qū)埋 P 層以屏蔽柵氧化層電場，該 結(jié)構(gòu)具有更小的界面態(tài)密度，從而獲得了更高的溝 道遷移率，同時埋 p 層的屏蔽作用為氧化層帶來了 更 好 的 可 靠 性，其 制 備 的 器 件 具 有 1 640 V 的 擊 穿 電壓（ID=1 mA）、導(dǎo)通電阻僅為 3. 1 mΩ·cm2 。

5. 3. 3 柵氧層和界面質(zhì)量優(yōu)化 SiC 的 MOSFET 器 件 由 南 卡 大 學(xué) 的 J. W. Palmour 團(tuán)隊(duì)在 1993 年首次報道，該器件是一款 SiC 縱 向 結(jié) 構(gòu) 的 MOSFET，其 源 漏 區(qū) 通 過 外 延 制 成，溝道也不會受到離子注入和高溫退火的影響而 產(chǎn)生退化。然而，初代 MOSFET 器件性能較差，初 代縱向 MOSFET 的比導(dǎo)通電阻僅為 33 mΩ·cm2 、擊 穿 電 壓 也 僅 為 330 V，以 及 柵 氧 化 層 的 擊 穿 電 壓 甚 至低于 100 V，這是由于 SiC 材料生長和制備工藝的 不完善，柵氧層生長工藝不成熟而導(dǎo)致 SiC/SiO2界 面 特 性 差，以 及 沒 有 找 到 合 適 的 金 屬 電 極 和 鍍 電 極 的 工 藝 較 差 等。SiO2/SiC 材 料 的 界 面 質(zhì) 量 差 會造成氧化物中電荷堆積和高界面態(tài)陷阱密度，這 嚴(yán)重限制了 MOSFET 中溝道的遷移率。氮化是提 高遷移率的一種有效方法，是指在含 N 的氣體中生 長 柵 氧 化 層，N 促 進(jìn) 了 Si―N 鍵 的 生 成 而 起 到 鈍 化 界面缺陷的作用，在界面上使用 NO 退火可有效降 低表面陷阱密度，從而增加溝道的遷移率。柵 極氧化物的摻雜是氮化的一種替代方法，通過引入不同的離子摻雜（如 P、B 等），也可以起到鈍化 SiO2/SiC 界面并提高遷移率的作用。 除 了 SiC/SiO2 界 面 質(zhì) 量 差 之 外 ，用 于 功 率 MOSFET 的 SiO2 的 介 電 常 數(shù)（k）低，由 于 SiO2 的 k 值大約比 SiC 的 k 值低 2. 5 倍，與半導(dǎo)體層相比在介 電介質(zhì)中獲得了更大的電場，這就是為什么要尋找 k 值 等 于 或 大 于 SiC 的 新 型 介 電 材 料 的 原 因。高 k 值的柵極電介質(zhì)材料可顯著降低給定柵極電介質(zhì)厚 度下的電場值，因此總柵極電流密度也降低。由于 與 SiC 晶體具有優(yōu)異的晶格匹配性，同時具有良好 的 熱 穩(wěn) 定 性 和 較 大 的 介 電 常 數(shù) 和 帶 隙 ，SiC  MOSFET 中常用的高 k 值介電介質(zhì)為 Al2O3 。然 而，由于帶隙的減小柵極泄漏電流將會增加，事實(shí)上 不僅需考慮帶隙值，還必須考慮柵介質(zhì)層與 SiC 帶 隙的能帶是否對齊，從而避免過多漏電流通過界面 處。柵極氧化物摻雜技術(shù)也已成功實(shí)現(xiàn)，以進(jìn)一步 提高通道遷移率，但是會使器件穩(wěn)定性受到損害，因 此器件的設(shè)計(jì)需要根據(jù)需求平衡各方面的因素。 4 SiC 的 IGBT 器件的技術(shù)發(fā)展  絕 緣 柵 雙 極 晶 體 管（IGBT）器 件 結(jié) 合 MOSFET 的高輸入阻抗和雙極結(jié)型晶體管的高電 流 密 度 ，通 過 雙 極 結(jié) 型 晶 體 管 調(diào) 制 進(jìn) 而 降 低 MOSFET 結(jié) 構(gòu) 的 漂 移 區(qū) 電 阻 RDR，而 通 過 MOSFET 結(jié)構(gòu)則為雙極結(jié)型晶體管提供基極驅(qū)動 電流，這使得 IGBT 在高壓大功率的應(yīng)用場景下展 現(xiàn)出了巨大潛力。4. 1 槽柵型 IGBT SiC IGBT 器件由于雙極載流子存儲效應(yīng)，限制 了其在高頻開關(guān)情況下的應(yīng)用，但在高壓及超高壓 行 業(yè) 中 則 極 具 優(yōu) 勢 。早 在 1999 年 Cree 公 司 的 Ranbir Singh 制備得到了首個 p 溝道的槽柵型 4HSiC IGBT（見 圖 8），其 漂 移 區(qū) 厚 度 為 10 μm、p 摻 雜 濃 度 為 5×1015 cm?3 ，由 于 NPN 晶 體 管 帶 來 的 高 增 益，此 器 件 的 擊 穿 電 壓 僅 為?85 V，但 由 于 其 優(yōu) 異 的高溫特性（工作溫度可高達(dá) 350 ℃），仍然在當(dāng)時 引 起 了 足 夠 的 關(guān) 注 。Cree 公 司 的 Q. Zhang 等 率 先 制 備 了 擊 穿 電 壓 為 10 kV 的 槽 柵 型 p 溝 道 的 SiC IGBT（見 圖 9），在 輕 摻 雜 的 p 漂 移 層 厚 度 大 于 100 μm、摻 雜 濃 度 僅 為 1×1014 cm?3 ，同 時 在 漂 移 層 上引入幾微米厚的 p 型區(qū)，用以消除溝道底部的 n 型 保護(hù)區(qū)所產(chǎn)生的 JFET 效應(yīng)，從而降低導(dǎo)通電阻、增 強(qiáng)電流，此外結(jié)終端擴(kuò)展區(qū)（JTE）的引入起到了邊 緣保護(hù)的作用，雖然該器件在導(dǎo)通特性上表現(xiàn)并不 如 意，但 在 室 溫 條 件下 導(dǎo) 通 電 阻 高 達(dá) 175 mΩ·cm2 ， 這 仍 然 是 首 個 10 kV 電 壓 等 級 的 SiC IGBT 器 件。由于槽柵結(jié)構(gòu)加工難度、槽柵處柵氧介質(zhì)層生長質(zhì) 量及槽柵側(cè)墻導(dǎo)致的閾值電壓難以控制等問題，平 面柵結(jié)構(gòu)的 IGBT 器件得到了廣泛的應(yīng)用。

6. 4. 2 平面型 IGBT M. Avram 等通過離子注入的方式實(shí)現(xiàn)了平 面型 SiC IGBT 的制備（見圖 10），其導(dǎo)電溝道是 n 型 的，擊 穿 電 壓 也 達(dá) 到 了 2 kV，這 也 是 實(shí) 驗(yàn) 中 首 次 擊 穿電壓達(dá)到 2 kV 的平面型 n 溝道 IGBT。M. Avram 等通 過 引 入 自 對 準(zhǔn) 工 藝 成 功 制 備 了 擊 穿 電 壓 為4 kV 的平面型 n 溝道 IGBT（見圖 11），其 buffer 層的 厚度及濃度分別為 20 μm 和 3×1018cm?3 、外延層的 厚度及濃度分別為 300 μm 和 5×1015cm?3 。Cree 公 司 的 Q. Zhang 等發(fā) 布 了 一 系 列 平 面 型 p-IGBT 器件（見表 2），其在所得的首個平面型 p-IGBT 器件 后 ，先 后 通 過 引 入 電 流 增 強(qiáng) 層（CEL）、優(yōu) 化 JFET 區(qū)、優(yōu)化元胞設(shè)計(jì)等方式，在保證器件擊穿電壓的同 時 ，有 效 降 低 了 器 件 的 導(dǎo) 通 電 阻 ，為 后 續(xù) 平 面 型 IGBT 器 件 的 設(shè) 計(jì) 開 發(fā) 開 闊 了 思 路 。圖 12 為 pIGBT 器件結(jié)構(gòu)示意圖。

7. J. A. Cooper等制備得到了擊穿電壓為 20 kV 的 p 溝 道 IGBT，其 漂 移 層 厚 度 為 175 μm、p 摻 雜 濃 度為 2×1014 cm?3 。Cree 公司的 S. H. Ryu 等 制備 得 到 了 擊 穿 電 壓 為 15 kV 的 p 溝 道 IGBT（見 圖 13），p 型 漂 移 層 的 厚 度 為 140 μm、p 摻 雜 濃 度 為 2×1014 cm?3 ，通 過 對 buffer 層 的 厚 度 與 摻 雜 濃 度 的 設(shè)計(jì)優(yōu)化器件性能。在這一階段，工業(yè)界和學(xué)界更 偏向于研究 p 溝道的 IGBT，這是由于用于生長外延 的 n 型 SiC 襯 底 的 低 電 阻 率 和 低 缺 陷 密 度，隨 著 技 術(shù) 的 進(jìn) 步，p 溝 道 的 IGBT 性 能 不 斷 提 高，但 由 于 p 型 SiC 襯底加工工藝不成熟等問題，p 型襯底的電阻 率高、缺陷密度大，制備得到的 n 溝道 IGBT 器件性 能較差。

8. Wang等提出了新的倒置生長工藝，所有的外 延層都在襯底（約 400 μm）上生長，隨后在通過拋光 去除，由于各層的外延是連續(xù)的生長，可以**限度 的減少在中斷生長界面下容易形成的位錯和形核堆 疊缺陷，獲得了厚度為 180 μm 的外延層，厚的 p+襯 底 被 薄 的 p+外 延 層 所 替 代，集 電 極 的 電 阻 下 降 了 接近兩個數(shù)量級，這是在獨(dú)立的 SiC 外延層上制備 SiC 器件的**份詳細(xì)報告。由此，SiC IGBT 的研 究 開 始 轉(zhuǎn) 向 至 n 溝 道 SiC IGBT 器 件，而 n 溝 道 SiC  IGBT 器 件 也 表 現(xiàn) 出 越 來 越 優(yōu) 秀 的 靜 態(tài) 和 動 態(tài) 特 性。T. Mizushima 等同 樣 采 用 倒 置 生 長 工 藝 制 備得到了擊穿電壓為 16 kV 的 n 溝道 4H-SiC IGBT （見 圖 14），在 4H-SiC（000-1）碳 面（底 部）通 過 離 子 注入進(jìn)行 p 摻雜而頂部的 p 區(qū)則通過外延生長形成， 得到更高的通道遷移率 100 cm2 ·V?1 ·s ?1 ，解決了電 阻 大、溝 道 質(zhì) 量 差 的 問 題，當(dāng) 加 載 的 柵 偏 壓 為 30 V 時 其 比 導(dǎo) 通 電 阻 僅 為 14 mΩ·cm2 。E. Van Brunt 等 制備得到了擊穿電壓為 27 kV 的 n 溝道 IGBT， 使用的 n 型漂移區(qū)厚度分別為 230 μm、摻雜濃度為2. 5×1014 cm?3（3 見圖 15），通過 15 h 的熱氧化壽命增 強(qiáng)處理，使得雙極型載流子壽命從原有的 1. 6 μs 提 高到 10 μs 以上，使得該器件在保持超高耐壓的同時 獲得了良好的導(dǎo)通特性。

9. 4. 3 SiC IGBT 的挑戰(zhàn) SiC IGBT 與 SiC MOSFET 器件面臨著相同的 問題，即 SiC 晶圓的質(zhì)量差、加工制造工藝不成熟、 SiC/SiO2 界 面 質(zhì) 量 問 題 等，而 SiC IGBT 面 臨 的 主 要 挑 戰(zhàn) 是 n 溝 道 IGBT 器 件 的 制 備、載 流 子 壽 命 較 短、大尺寸大厚度 SiC 晶圓的制造、高壓/超高壓、高 溫 封 裝 難 度 大 等 一 系 列 問 題 。目 前 ，n 溝 道 SiC  IGBT 器 件 的 研 制 開 發(fā) 是 研 究 重 點(diǎn)，倒 置 生 長 工 藝 也能夠有效提高外延層質(zhì)量，通過減小缺陷極大的 減低導(dǎo)通電阻，但在集電極一端的 p 型外延層仍需 要 有 一 定 的 厚 度 和 摻 雜 濃 度 才 能 滿 足 器 件 制 備 需 要。同時，此方法需要將 n 型襯底（約 400 μm）完全 去除，由于 SiC 本身的性質(zhì)，去除工藝較難且會導(dǎo)致 載流子壽命下降和晶圓翹曲度增加。雖然 SiC 表面 的 SiO2能夠像 Si IGBT 一樣在高溫下的氧化環(huán)境中 形成，但在氧化過程中除了近界面陷阱之外，還會產(chǎn) 生 額 外 的 碳（C）團(tuán) 簇，使 SiC/SiO2界 面 的 陷 阱 密 度 是 Si/SiO2界面陷阱密度的一個或兩個數(shù)量級，如此 高的界面陷阱密度（1×1013 cm?2 ）會導(dǎo)致 SiC MOS 結(jié)構(gòu)的溝道遷移率大幅降低。 5 車規(guī)級碳化硅器件需要通過的測試驗(yàn)證  AEC—Q101是基于失效機(jī)理的離散半導(dǎo)體元件應(yīng)力測試鑒定，由AEC委員會制定，于1996年發(fā)行，并持續(xù)更新到2021年的E版本，也是目前沿用的最新標(biāo)準(zhǔn)。適用于車用離散半導(dǎo)體元件的綜合可靠性測試認(rèn)證標(biāo)準(zhǔn)，是離散半導(dǎo)體元件應(yīng)用于汽車領(lǐng)域的基本門檻，也是碳化硅器件上車的必要條件。AEC-Q101測試流程