來源：《半導(dǎo)體芯科技》雜志

作者：Andrea Kneidinger,EV Group

數(shù)據(jù)中心、電信網(wǎng)絡(luò)、傳感器和用于人工智能高級計(jì)算中的新興應(yīng)用，對于低功耗和低延遲的高速數(shù)據(jù)傳輸?shù)男枨蟪尸F(xiàn)出指數(shù)級增長。我們比以往任何時候都更加依賴這些應(yīng)用來確保這個世界更安全、更高效。在所有這些市場中，硅光子學(xué)(SiPh)在實(shí)現(xiàn)超高帶寬性能方面發(fā)揮著關(guān)鍵作用。因此，開發(fā)能夠經(jīng)濟(jì)高效地擴(kuò)大硅光子產(chǎn)品生產(chǎn)的解決方案比以往任何時候都更加重要。

雖然通過使用標(biāo)準(zhǔn)半導(dǎo)體大規(guī)模生產(chǎn)工藝和現(xiàn)有基礎(chǔ)設(shè)施，SiPh的晶圓制造能力已經(jīng)成熟，但SiPh的封裝解決方案仍然是大規(guī)模商業(yè)化的關(guān)鍵瓶頸。

與晶圓制造相比，SiPh的生產(chǎn)能力仍然落后且缺乏可擴(kuò)展性。主要的限制因素是光纖到芯片的組裝，如今的公司通常依賴于非常復(fù)雜的解決方案；例如，通過主動對準(zhǔn)或高精度工具在芯片上直接使用粘合劑進(jìn)行光纖粘合。這些因素限制了SiPh的廣泛部署。為解決這一挑戰(zhàn)，EV Group(EVG)與Teramount合作，使用簡單、可靠且具有成本效益的晶圓級復(fù)制工藝開發(fā)光學(xué)微結(jié)構(gòu)，從而實(shí)現(xiàn)生產(chǎn)能力以及復(fù)雜結(jié)構(gòu)生產(chǎn)的規(guī)?；＿@種被稱為納米壓印光刻(NIL)的復(fù)制工藝有助于簡化、小型化和標(biāo)準(zhǔn)化光學(xué)接口，以彌合SiPh封裝與晶圓級大批量制造(HVM)之間的差距。

NIL概述

NIL是一種精確的復(fù)制技術(shù)，已被證明非常適合促進(jìn)具有挑戰(zhàn)性幾何形狀的微結(jié)構(gòu)的圖案化，這是光子市場新興器件和應(yīng)用所需的技術(shù)。該技術(shù)非常靈活，可以生產(chǎn)各種形狀和結(jié)構(gòu)，例如反射鏡、棱鏡、球面和非球面透鏡、微透鏡陣列，以及各種類型的衍射結(jié)構(gòu)。支持的尺寸結(jié)構(gòu)可以是自由形式的，范圍從納米級分辨率到毫米的橫向范圍。這些3D結(jié)構(gòu)只需一步即可復(fù)制，非常適合光子學(xué)行業(yè)，其中光物質(zhì)相互作用在很大程度上依賴于形狀和幾何尺寸。

NIL的另一個關(guān)鍵特性是將這些復(fù)雜和高精度的結(jié)構(gòu)直接轉(zhuǎn)移到HVM中，因?yàn)榭梢栽趩蝹€工藝步驟中在大面積上以高保真度復(fù)制數(shù)百或數(shù)千個結(jié)構(gòu)。總體而言，晶圓級NIL代表了一種高效且低成本的非常規(guī)光刻方法，能夠復(fù)制復(fù)雜的微米級和納米級結(jié)構(gòu)，尤其是晶圓級光學(xué)器件(WLO)。

步進(jìn)重復(fù)母版：將NIL從單個裸片擴(kuò)展填充到整個母版

步進(jìn)重復(fù)（S&R）NIL是制造晶圓級微結(jié)構(gòu)或納米結(jié)構(gòu)的關(guān)鍵使能技術(shù)，因?yàn)樗鼜浐狭诵酒壴O(shè)計(jì)和晶圓級生產(chǎn)之間的關(guān)鍵差距。特別是，它允許縮放先前在平方毫米范圍內(nèi)測量的區(qū)域上原型化的結(jié)構(gòu)，以填充整個200mm或300mm的晶圓。S&R NIL面臨的主要挑戰(zhàn)是，初始母版印章的質(zhì)量決定了后續(xù)生產(chǎn)的成功，因此必須保持單個模具母版的質(zhì)量。因此，單個裸片的母版有必要使用——用電子束、直接激光寫入或雙光子聚合寫入——并精確復(fù)制數(shù)百甚至數(shù)千次，以生產(chǎn)200mm甚至300mm晶圓生產(chǎn)線的全面積母版（見圖1）。

△圖1：EVG的NIL工藝和擴(kuò)展技術(shù)：從單個芯片，通過分步重復(fù)(S&R)，到完全填充的母版和大批量制造。

為滿足這一需求，EVG開發(fā)了EVG770 S&R NIL系統(tǒng)，該系統(tǒng)可以精確復(fù)制微米和納米圖案，用于HVM中使用的大面積母版印章制造。它以全自動程序分配光刻膠、對齊結(jié)構(gòu)、相應(yīng)地壓印和脫模。為了支持最先進(jìn)的母版制作要求，S&R系統(tǒng)包括完整的工藝控制，在250nm內(nèi)進(jìn)行精確對準(zhǔn)，并且能夠?qū)⒚總€結(jié)構(gòu)定位在對準(zhǔn)圖案旁邊。所有工藝步驟——從分配、壓印、固化和脫模——也必須在單一環(huán)境中精確執(zhí)行和監(jiān)控，以實(shí)現(xiàn)**反饋控制。

這不僅避免了空氣中的顆?；驕囟茸兓韧獠縼碓纯赡軐?dǎo)致缺陷的影響，而且還能夠創(chuàng)建具有**質(zhì)量的晶圓級母版和每個可以應(yīng)用的單個芯片的精確復(fù)制品到晶圓級制造中。

在每個復(fù)制步驟中——從單個芯片到S&R母版，再到工作印章和最終壓印——圖案尺寸的一些變化是不可避免的，這是由于UV固化過程中交聯(lián)引起的聚合物收縮。這些變化是可以預(yù)測的，一些步驟甚至可以相互補(bǔ)償，并且對于一組給定的材料，與原始設(shè)計(jì)的偏差是完全可重復(fù)的。因此，可以在主設(shè)計(jì)中計(jì)算補(bǔ)償。靈活的制造方法，例如2GL（雙光子灰度光刻）或電子束，支持此類設(shè)計(jì)更改以及較短的迭代時間。

用于大批量制造的晶圓級NIL

S&R母版制作工藝之后是晶圓級NIL復(fù)制，這是在EVG7300上執(zhí)行的。這個工藝包括兩個步驟，這兩個步驟都在同一個系統(tǒng)上執(zhí)行的（圖2）。首先，復(fù)制S&R母版以制作工作印章。此步驟特別有用，因?yàn)樗?*限度地減少了昂貴母版的磨損并降低了引入缺陷的風(fēng)險。有缺陷的工作印章可以快速且低成本地更換，這在大批量生產(chǎn)過程中特別有利。

△圖2：NIL工藝的示意圖，包括兩個步驟：工作印章制作和壓印。這兩個步驟都是在同一個工具中進(jìn)行的。

為確保無缺陷的工作印章制造，初始母版上涂有通過旋涂施加的防粘層。接下來，使用EVG120旋涂/噴涂系統(tǒng)通過旋涂工藝將工作印章材料直接涂在母版上。接下來，將透明背板貼在帶涂層的母版上。然后使用UV LED光源固化工作印章聚合物，最后從母版上脫模。

制作工作印章后，在器件基板上執(zhí)行實(shí)際壓印工藝。這涉及使用與工作印章制造相同的旋涂工藝來在基板上應(yīng)用專用的材料。

接下來，工作印章和具有分配材料的基板彼此接觸。與工作印章制造過程一樣，此步驟之后是UV固化和脫模，從而在基板上形成最終器件的多個印章。然后可以將工作印章重復(fù)用于多次壓印，從而提高NIL工藝效率。這種重用工作印章的方法已經(jīng)在HVM應(yīng)用中得到了證實(shí)。

NIL工藝早已證明其在光學(xué)傳感器大批量生產(chǎn)中具有高可重復(fù)性，現(xiàn)在正被用于復(fù)制硅光子器件封裝的復(fù)雜光學(xué)結(jié)構(gòu)。與金剛石鉆孔、激光直寫和電子束寫入等傳統(tǒng)制造方法相比，它為這些結(jié)構(gòu)提供了顯著的產(chǎn)量和成本優(yōu)勢，這些方法難以擴(kuò)展到更大的基板并且其產(chǎn)量有限。結(jié)合NIL工藝可以使用性能**的芯片，并能夠有效地將這些高質(zhì)量圖案帶入生產(chǎn)線。特別是，與光子芯片下方光學(xué)結(jié)構(gòu)的精確對準(zhǔn)，對于SiPh封裝器件內(nèi)所需的出色耦合性能至關(guān)重要。NIL還可以生產(chǎn)復(fù)雜的結(jié)構(gòu)，這通常不可能通過標(biāo)準(zhǔn)CMOS工藝生產(chǎn)，例如具有銳角、曲面或具有高縱橫比和低縱橫比的結(jié)構(gòu)的鏡子和透鏡的光學(xué)耦合元件。NIL在SiPh晶圓上提供高圖案保真度、可重復(fù)性和精確放置光學(xué)元件的能力，在將典型的光纖封裝復(fù)雜性從組裝領(lǐng)域轉(zhuǎn)移到晶圓制造領(lǐng)域方面發(fā)揮著關(guān)鍵作用。

與Teramount合作

EVG與Teramount的合作展示了NIL如何幫助實(shí)現(xiàn)SiPh封裝的范式轉(zhuǎn)變。Teramount通過使用NIL實(shí)現(xiàn)其PhotonicPlug和PhotonicBump晶圓級光學(xué)元件——使光子封裝與標(biāo)準(zhǔn)半導(dǎo)體制造和封裝工藝保持一致。NIL為硅光子晶圓的后處理提供了一個理想的平臺，用于在半導(dǎo)體制造廠或外包半導(dǎo)體組裝和測試(OSAT)設(shè)施中執(zhí)行的光子“凸點(diǎn)化”工藝。

NIL已被用于在8英寸SiPh晶圓上壓印光子凸點(diǎn)，用于執(zhí)行晶圓級光學(xué)耦合元件，從光子集成電路的波導(dǎo)和到光子集成電路的波導(dǎo)。圖3a顯示了壓印在多通道SiPh芯片旁邊的光子凸點(diǎn)，圖3b顯示了壓印在單個波導(dǎo)通道附近的光子凸點(diǎn)的特寫。

△圖3：a)SiPh晶圓上多通道光子集成電路波導(dǎo)旁邊的光子凸點(diǎn)PhotonicBump NIL壓?。籦)特寫放大圖像顯示了包括光束偏轉(zhuǎn)鏡和光束擴(kuò)展鏡在內(nèi)的光子凸點(diǎn)PhotonicBump元件。

PhotonicBump包含一個壓印在深20微米腔內(nèi)的偏轉(zhuǎn)鏡和第二個透鏡元件。偏轉(zhuǎn)鏡執(zhí)行垂直光束偏轉(zhuǎn)以實(shí)現(xiàn)寬帶表面耦合，用來替代通常用于硅光子學(xué)封裝的復(fù)雜側(cè)面耦合幾何形狀。透鏡用于光束擴(kuò)展，以建立自對準(zhǔn)光學(xué)方案[1]，并在與PhotonicPlug光纖連接器結(jié)合時產(chǎn)生較大的裝配容差(如圖4所示)。

△圖4：上）組裝在“凸點(diǎn)”SiPh芯片上的PhotonicPlug光纖連接器示意圖。下）PhotonicPlug光學(xué)元件包括單模光纖、偏轉(zhuǎn)鏡和擴(kuò)束鏡。當(dāng)與PhotonicBump光學(xué)器件結(jié)合使用時，PhotonicPlug光學(xué)器件形成自對準(zhǔn)光學(xué)方案。

圖5顯示了與凸點(diǎn)SiPh芯片封裝時PhotonicPlug的光耦合性能。圖5a顯示了XY容差圖，圖5b顯示了具有>±30μm/0.5dB的大裝配容差和從光纖到波導(dǎo)的總插入損耗為1dB的x橫截面。如此卓越的性能展示了PhotonicPlug和PhotonicBump的能力以及NIL技術(shù)執(zhí)行晶圓級光學(xué)元件精確放置的優(yōu)勢。

△圖5：a)耦合到SiPh芯片時測得的PhotonicPlug裝配容差的XY圖。b)PhotonicPlug組件容差的X截面呈現(xiàn)>±30μm/0.5dB，從光纖到波導(dǎo)的總插入損耗為1dB。

NIL與Teramount的PhotonicBump封裝技術(shù)相結(jié)合，使光電子行業(yè)的晶圓級封裝成為可能，這可能對降低封裝和整體產(chǎn)品成本產(chǎn)生深遠(yuǎn)影響。盡管封裝在CMOS總生產(chǎn)成本中所占份額仍然相對較?。ǖ栽谠鲩L），但它占光子制造總成本的大部分，而光子制造仍然依賴于單一器件封裝方案。由NIL和PhotonicBump封裝實(shí)現(xiàn)的晶圓級集成光子學(xué)有可能顛覆這種情況。通過NIL工藝和創(chuàng)新光學(xué)元件的這種結(jié)合，SiPh封裝的瓶頸正在轉(zhuǎn)移到光學(xué)設(shè)計(jì)而不是光纖組裝容差。

NILPhotonics能力中心：靈活的合作模式

作為EVG與Teramount聯(lián)合合作的一部分，EVG通過其NILPhotonics能力中心提供NIL工藝開發(fā)和原型設(shè)計(jì)服務(wù)，以及CMOS和光子制造方面的專業(yè)知識，以協(xié)助Teramount加速其PhotonicPlug技術(shù)的開發(fā)和產(chǎn)品化。

EVG的NILPhotonics能力中心為整個NIL供應(yīng)鏈中的客戶和合作伙伴提供開放式創(chuàng)新孵化器，以協(xié)作縮短創(chuàng)新光子器件和應(yīng)用的開發(fā)周期和上市時間。

該中心高度靈活，能夠適應(yīng)客戶的不同需求，同時確保為開發(fā)的各個方面提供最高水平的知識產(chǎn)權(quán)保護(hù)。無塵室旨在滿足最嚴(yán)格的客戶要求，并允許采用虛擬生產(chǎn)線概念，將晶圓重新引入客戶晶圓廠進(jìn)行進(jìn)一步的工藝過程。

致謝

作者感謝Teramount的Hesham Taha為撰寫本文所提供的幫助。

參考文獻(xiàn)

1. “Photonic plug for scalable silicon photonics packaging”, A. Israel et al. Proc.SPIE 11286,Optical Interconnects XX,1128607(28 February 2020);doi:10.1117/12.2543490

線上會議

NI專題講座，免費(fèi)學(xué)習(xí)課件：《如何助力克服無線通訊測試挑戰(zhàn)》，報告將詳解無線通訊測試挑戰(zhàn)、測試方法上的對策、最新射頻儀器選擇。歡迎點(diǎn)擊鏈接：
http://apply.actintl.net/entry/sisc/20230228

蘇州會議

雅時國際(ACT International)將于2023年5月,在蘇州組織舉辦主題為“2023-半導(dǎo)體先進(jìn)技術(shù)創(chuàng)新發(fā)展和機(jī)遇大會”。會議包括兩個專題：半導(dǎo)體制造與封裝、化合物半導(dǎo)體先進(jìn)技術(shù)及應(yīng)用。分別以“CHIP China晶芯研討會”和“化合物半導(dǎo)體先進(jìn)技術(shù)及應(yīng)用大會”兩場論壇的形式同時進(jìn)行。詳情點(diǎn)擊鏈接查看：https://w.lwc.cn/s/7jmaMn

聲明：本網(wǎng)站部分文章轉(zhuǎn)載自網(wǎng)絡(luò)，轉(zhuǎn)發(fā)僅為更大范圍傳播。 轉(zhuǎn)載文章版權(quán)歸原作者所有，如有異議，請聯(lián)系我們修改或刪除。 電話：15921839223